

4. HOW A GENERATOR WORKS...

GENERATING A ZEROFLAG 8 BIT

(boundary)

```
$NET art_zer8
$INP pa1x0 pa1x1 pa1x2 pa1x3
pa1x4 pa1x5 pa1x6 pa1x7
$OUT pa2x4
```

(core...)

```
(tree- root, hierarchie level 1)
$SUB nand s_0      0 4
$INP pa2x2 pa2x6
$OUT pa2x4
```

(next lower level follows...)

```
(hierarchie level 2)
$SUB nor s_1      0 2
$INP pa2x1 pa2x3
$OUT pa2x2
```

```
$SUB nor s_2      0 6
$INP pa2x5 pa2x7
$OUT pa2x6
```

(next lower level follows...)


```
(hierarchie level 1)
$SUB nand s_3      0 1
$INP pa1x0 pa1x1
$OUT pa2x1
```


```
$SUB nand s_4      0 3
$INP pa1x2 pa1x3
$OUT pa2x3
```

```
$SUB nand s_5      0 5
$INP pa1x4 pa1x5
$OUT pa2x5
```

```
$SUB nand s_6      0 7
$INP pa1x6 pa1x7
$OUT pa2x7
```

\$END





a)

b)

c)

INCREMENTER 13 BIT: PARTIAL TREE STRUCTURES (a...c)

a) FIRST ZERO SEARCH TREE (column 1)

b) ZERO/ ONE SEPARATE TREE (column 2 and 3)

c) INVERT RESULT TREE (column 4)

ALGORITHMUS

- 1) Bestimmung der Busbreite als Binärzahl $b_{k-1} \dots b_0$
- 2) Ermittlung der Baumtiefe k_{\max} als Stellenzahl der binären Busbreite
- 3) Netzkopfbehandlung
 - Berechnung der Randpin- Koordinaten und Namen
 - Rückgabe der Parameterliste als Kommentar
- 4) Bestimmung freier Matrixpositionen
- 5) Berechnung der Elemente

for (i = 0; i <= busbreite; i++)

{

- a) Bestimmung der Elemente der nullten Spalte ($x = 0$)

Anordnung der Operatoren $p(x,y)$ auf jedem j -tem Platz mit der Bitposition

$$p_i(x,y) = (0, i * j) \quad \text{mit } j \in \{1,2,3,\dots\}$$

$$(0 \leq i * j \leq \text{busbreite})$$

- b) Bestimmung der Elemente der ersten Spalte ($x = 1$)

Anordnung der Schalterpositionen $s(x,y)$ von der höchsten Hierarchieebene absteigend; Bestimmung des Schaltertyps q entsprechend Hierarchieebene, Buffer und L/H- Aktivität

$$s_i(x,y,q) = (1, 2^{k-1} i + 2^{k-2}, q)$$

.

. (Bestimmung weiterer Spalten)


.

- c) Benennung der abgehenden Leitung(en) des Gatters
 - d) Korrektur abgeschnittener Schalter
 - e) Nachbehandlung I/O- seitiger L/H- Aktivitäten
 - f) Kontrolle des statthaften Fanout
 - g) falls erforderlich: Einfügung eines Fanout- Korrekturbaumes in freie Matrixposition
- }
- 6) Konvertierung in gewähltes Netzlistenformat, Zeile in File schreiben
 - 7) Ausgabe in gewähltes Netzlistenformat

GATE DESCRIPTION FILE (*.CMD)

Standart Interchange Format (SIF)

```
blk CONVGATE
///
edn 7
typ INV
pad A PN-INPUT
pad B PN-INPUT
pad C PN-INPUT
pad G PN-OUTPT
pad H PN-OUTPT
pad I PN-OUTPT
pag 8500 11000 1
sub 25 16 0 1 INV
///
sub 25 27 0 1 INV
///
sub 25 38 0 1 INV
///
seg 12 21 25 21
seg 35 21 55 21
seg 12 32 25 32
seg 35 32 55 32
seg 12 43 25 43
seg 35 43 55 43
pcp 12 21 6 0 C PN-INPU
pcp 55 21 4 0 I PN-OUTP
pcp 12 32 6 0 B PN-INPU
pcp 55 32 4 0 H PN-OUTP
pcp 12 43 6 0 A PN-INPU
pcp 55 43 4 0 G PN-OUTP
sym 1400 1200 1
dis 3 11 4 0 1
dis 3 1 4 0 2
pin 14 4 0 0 I PN-OUTPT
pin 14 6 0 0 H PN-OUTPT
pin 14 8 0 0 G PN-OUTPT
pin 0 4 0 0 C PN-INPUT
pin 0 6 0 0 B PN-INPUT
pin 0 8 0 0 A PN-INPUT
cos lin 900 600 600 400
cos lin 600 800 900 600
cos lin 600 400 600 800
cos lin 200 300 200 900
cos lin 1200 900 1200 300
cos bbr 1200 400
cos bbr 1200 600
cos bbr 1200 800
cos lin 1300 400 1400 400
cos lin 1300 800 1400 800
cos lin 1300 600 1400 600
cos lin 0 400 200 400
cos lin 0 600 200 600
cos lin 0 800 200 800
cos lin 1200 300 200 300
cos lin 200 900 1200 900
```



6. SUMMARY

SPEED IMPROVEMENT

(ripple-/tree- algorithm, speed in gate delays)


MODUL	BIT	GATE- DELAYS	NORM. AREA
incr/decr	32	64/11	1/3
parity flag	16	17/5	1/2
zero flag	16	17/5	1/2
comparator	64	65/7	1/2

DESIGN EFFICIENCY

(by_hand/generator; times in hours)

MODUL	BIT	DEVELOPMENT	TEST
incr/decr	32	200/.1	6/1
parity flag	16	40/.1	3/1
zero flag	16	40/.1	3/1
comparator	64	80/.1	3/1

DELAY COMPARISON RIPPLE/ TREE



$$\text{ripple_delay} = \text{const} + \text{fact} * \text{buswidth}$$

$$\text{tree_delay} = \text{const} + \text{fact} * (\log \text{fanout}(\text{buswidth}) - 1)$$