zurück

Vom Beginn des Schaltkreisentwurfs im INT

Die ersten Berliner Schaltkreise wurden in Ost-Berlin (bis 1989 Hauptstadt der DDR) entwickelt. Produziert wurden sie im Halbleiterwerk Frankfurt/Oder (HFO), im Zentrum für Mikroelektronik Dresden (ZMD) und im Funkwerk Erfurt (FWE -> MME). Bei ersten Schritten half das Funkwerk Erfurt mit. Die DDR war damals wirtschaftlich vom Westen isoliert. Reisen in den Westen waren mir und meinen Kollegen nicht möglich. Die "Mauer" verhinderte nicht nur "Republikflucht", sondern auch jeden wirtschaftlichen Austausch. Um unliebsames Wissen nicht in den Westen abfließen zu lassen, wurden brisante Entwicklungen jeglicher Art unter Geheimnisschutz gestellt. Der Ingenieur hatte unter Strafandrohung seinen Verzicht auf alle Westkontakte zu unterschreiben. Familienbande wurden bedenkenlos zerrissen. Die Genossen der Staatssicherheit hatten die vollständige Kontrolle über die Gesellschaft übernommen. Wenn man ein Datenblatt oder ein neues, westliches Bauteil brauchte, hatte man im INT bei der Strukturbezeichnung ST (Sonderaufgaben/Technik) anzuklopfen. Und Mikroelektronik, ohne die unser Alltag heute nicht mehr denkbar wäre, wurde damals belächelt. "Ham' se schon jehört: Die jungen Leute wolln jetzt Schaltkreise entwickeln!" - "Det ick nich lache!".

Ort des Geschehens:


Folgen einer Gewerkschaftsversammlung 1977

Irgendwann im Jahre 1977 fand eine Gewerkschaftsversammlung im INT statt. Unter anderem erhitzten sich die Gemüter daran, wie das INT den Weg in die Mikroelektronik schaffen könnte. Überall war erkennbar, daß Nachrichtentechnik nicht mit Standardschaltkreisen (OPV, TTL, Mikrocontroller) auskommen würde. Wir brauchen kundenspezifische Schaltkreise (ASIC - Application Specific Integrated Circuits), um die analoge Relaistechnik ablösen zu können. Nur: Wer sollte die Schaltkreise entwickeln und produzieren?

Damals entwickelte der Autor bei Günther Warme und Bernd Grafunder an einem ersten Berliner Mikrorechner auf Basis des Intel 8008 (DDR-Kopie U808) mit. Nebenbei fertigten wir ab 1977 Rückübersetzungen von IC für das Funkwerk Erfurt (FWE, MME) an. Wir wußten, daß die DDR-Halbleiterelektronik keinerlei freie Entwicklerkapazitäten hatte, schon gar nicht für das Kombinat Nachrichtenelektronik.

Ausgehend vom Transistorplan der Z80-Schaltkreise, der möglicherweise schon vom Hersteller kam, machte ich ab 1977 Logikpläne. Dabei entstand eine SIMPER-Modellbibliothek für die Logiksimulation für U880 PIO (U855) und CTC (U857). SIMPER (2) war der damals leistungsfähigste Logiksimulator in der DDR. Er kam aus dem INT von den Kollegen um Herrn Werrmann und Herrn Schalldach in der INT-Außenstelle Altglienicke, Baracken Ewaldstr.68-82.

Bild 1a: U855 (PIO) und U857 (CTC) im Gehäuse

Allerdings hatte SIMPER ein Problem. Bei MOS-ED-Schaltungen (alle damaligen Mikroprozessoren) waren mehrfache Open-Drain-Gatter sehr beliebt. Dabei wird eine Leitung von einem pull-up (Depletion-Transistor) hochgezogen, sie kann aber von Enhancement-Transistoren in verschiedenen Baugruppen herunter gezogen werden (z.B. zur Auslösung eines Interrupts, eines Resets etc.. SIMPER kannte diesen Gattertyp nicht. Die Logikmodellierung entwickelte sich zum Albtraum. Und der Logikplan hatte anschließend nicht mehr viel mit dem Layout gemein [2].

Erst mit der Fertigstellung des LSI-Simulators (4) [5] der Kollegen um Wolfgang Hecker in Erfurt entfiel dieser fehleranfällige Zwischenschritt der Konvertierung der Transistorschaltung in die Logikschaltung. Der LSI-Simulator arbeitete auf Transistor-Ebene (als Schalter-Simulator) statt mit Logikgattern. Er gestattete die direkte Eingabe des Transistorplans. Dieser konnte damit ohne Konvertierungsfehler simuliert werden.

Manfred Hanel und Joachim Feierabend vom Bereich Vermittlungstechnik (V) entwickelten mit unseren Logikplänen die Prüffolgen für Z80 PIO und Z80 CTC. Joachim Feierabend diplomierte 1979 mit einem Prüfgerät für die U855 PIO.

Auf einem Ausschnitt der Rückübersetzung finden sich Fragezeichen: Wir wußten zunächst nicht, um welchen Schaltkreis es sich eigentlich handelte, der spätere Favorit Z80 war für uns zu weit weg. Aus damaliger Sicht sprach mehr für den Intel 8253, die Zilog CTC dürfte eigentlich gerade erst auf den Markt gekommen sein. Da wir das Layout nicht sahen, wußten wir zunächst nicht, woran wir arbeiten. Unser Input waren mehr oder minder konfuse Transistorpläne. Die Notiz "Z80-CTC" auf dem Logikplan wurde von mir erst später nachgetragen, als ich ahnte, daß dieser irgendwo privat abgelegte Logikplan vielleicht einmal interessant werden würde.

Wie wir heute wissen, hatte man im RGW auf die Intel 8080-Serie gesetzt. Die DDR aber ließ sich ganz schnell von den Vorteilen des Zilog Z80 Systems überzeugen (nur eine Betriebsspannung, internes dRAM-Refresh, nette Interrupts etc.). RGW-Linie aber war bereits das vorher auf den Markt gekommene Intel 8080 System. Die DDR wich vom rechten Weg ab. So stieß die spätere Verwendung des Zilog Z80-Systems in NZ400-Zentralen für die NVA beim "großen Bruder" zunächst auf Unverständnis. Später setzte sich das Z80-System auch RGW-weit durch.

Produktionsbeginn der U880 Schaltkreise war 1980. Erstaunlich schnell, wenn man bedenkt, daß Zilog den Z80 selbst erst im Juli 1976 auf den Markt brachte. Wir standen unter Hochdruck.

Bild 1b: Teile der Rückübersetzung vom Zilog-CTC. Teile des Schaltplans des U857 (um 1978). Die Schrift ist die des Autors. Es ist anzunehmen, daß wir arbeitsteilig mit FWE Teile dieses ICs im INT rückübersetzten.

Zurück zur Gewerkschaftsversammlung. Ich stand auf und tat meine Meinung kund, sinngemäß etwa: "Ich denke, daß wir nicht die Spur einer Chance haben, daß man im KME (Kombinat Mikroelektronik) auch nur einen einziges Schaltkreis für uns entwickeln wird, dafür reichen vorhandene Kapazitäten im KME nicht aus."

Der im Präsidium sitzende Technologiedirektor des INT Dr. Lothar Auer antwortete: "In meiner Abschlußarbeit auf der Parteischule ... kam ich genau zum selben Schluß: Wir kommen nicht daran vorbei, uns selbst zu helfen. Sie (er zeigte auf mich) kommen morgen früh um acht Uhr zu mir, dann besprechen wir, was zu tun ist!"

Am nächsten Morgen saß ich in seinem Büro und wir schmiedeten Pläne. Er hatte erfahren, daß an der TU Dresden ein postgraduales Sonderstudium "Mikroelektronik" eingerichtet werden soll. Ich schaute mir die Unterlagen an, war begeistert und meldete mich an. Ein Jahr lang, vom 12.9.77 bis 31.5.1978, fuhr ich alle vier Wochen für eine Woche in ein Studentenwohnheim nach Dresden, dort brachten uns die Spitzenkräfte der TU Sektion 9 (Informationstechnik) die Grundlagen des Schaltkreisentwurfs bei, siehe auch das Zeugnis.

Prof. Groß, Prof. Wolfgang Albrecht, Prof. Dieter Landgraf-Dietz und Prof. Albrecht Möschwitzer (Fach "Mikroelektronik") gaben die Praxis von Transistormodellierung, Layoutentwurf, Netzwerk- und Logiksimulation, Prof. Cimanders Assistent gab das Fach "Mikrorechner" (der Professor selbst verstand noch nichts davon) und Prof. Karl-Heinz Diener lehrte im Fach Halbleiterelektronik die spezielle Feldtheorie - die Berechnung von Raumladungszonen und Halbleiterübergängen.

Bei Albrecht Möschwitzer wurde dann eine Abschlußarbeit geschrieben: Ich hatte einen 5-Bit Gebührenzähler für Telefonanlagen zu entwerfen, wenig zeitgemäß noch in PMOS-Hochvolt-Technologie mit negativer Betriebsspannung von -30 Volt. Das Layout wurde im Maßstab 1000:1 gezeichnet, 1 Mikrometer entsprach einem Millimeter auf dem Papier. Leider sind weder Layout, noch schriftlicher Teil erhalten. Wahrscheinlich stand gerade wieder keine Kopiermöglichkeit zur Verfügung. Im Bild sind die komplizierten PMOS-Entwurfsregeln zu erahnen:

Bild 1c: Links: Entwurfsregeln der 1978 schon veralteten PMOS-Hochvolttechnik im Maßstab 1000:1 (1 mm ~ 1 m). Rechts: Schaltplan des Gebührenzählers

Jedesmal zitterten einem die Knie, wenn man zu Möschwitzer vorgeladen wurde. Er war der Pabst der DDR-Mikroelektronik jener Zeit. Man spürte seine Aura.

Die PMOS-Gatewanne war noch nicht selbstjustierend wie bei Intels Silicon-Gate-Technologie (SGT) des Intel 4004 aus dem Jahre 1971, sie mußte separat gezeichnet werden. Das hatte Konsequenzen für die Ausbeute. Verrutschte die Gatewannen-Maske nur um einen Mikrometer, funktionierten die IC des Wafers nicht mehr. Auch sank erst mit den Silizium-Gates die Schwellspannung der Transistoren, damit konnte die Betriebsspannung verringert werden. Insofern entstand erst durch die Einführung der selbstjustierenden Polysil-Gates mit der Silicon-Gate-Technology die Möglichkeit, wesentlich kleinere Strukturen fertigen zu können. Deshalb wurden die Begriffe MOS und SGT in der DDR strikt auseinandergehalten. PMOS war wirklich noch MOS (Metall-Oxid-Silizium). Über dem Gateoxid lag Aluminium als Gate. Allgemein vergessen: Erst die von Fairchild 1968 eingeführte SGT ermöglichte die Entwicklung unserer heutigen Mikroelektronik. Bis der erste (freie) Mikroprozessor 1971 herauskam, flog der Mensch zum Mond. Seither werden die Innovationen wieder kleiner.

Damals existierte noch ein erbitterter Technologiestreit zwischen bipolar (SBC, I²L) und unipolar (PMOS, nSGT, CSGT) Technologien, der auch an der TU Dresden immer wieder zu heftigen Debatten führte. Mit I²L ließ sich eine vielfach höhere Packungsdichte als mit MOS erzielen, dafür verbrauchte MOS weniger Ruhestrom. Insbesondere aber die Frage der Verkopplung von Fan-Out und Stromergiebigkeit des treibenden Transistors führte zu einer gewissen Verunsicherung beim Entwurf, sodaß Eingangsstrom-freie MOS-Technologien schnell die Oberhand gewannen.

Letztlich setzten sich für erste Taschenrechner und Prozessoren pSGT-HV (Hochvolt) zum Beispiel beim Intel 4004 (-15 Volt) durch. Etwa ab 1975 kam der Siegeszug der nSGT (NMOS) Technik mit 5 Volt - vom Flächenverbrauch in der Mitte zwischen I²L und CSGT (CMOS) liegend (Intel 8080, Zilog Z80 etc.). Erst Mitte der 80-er Jahre wurden die Strukturgrößen so klein, daß die statisch verlustfreie, aber doppelt so flächenintensive CMOS-Technologie (CSGT!) ihren Siegeszug antrat.

Starthilfe vom Funkwerk Erfurt (FWE/MME)

Eigentlich begann alles mit dieser Kooperation mit dem FWE. Wir wollten lernen, wie man Schaltkreise entwickelt, um später eigene zu machen. Vom FWE bekamen wir die Chance, einen ersten, eigenen Mikrocontrollerbaustein zu entwickeln. Im Gegenzug hatte das INT den Logiksimulator Simper (2) zu bieten, der interessierte die Entwerfer des FWE solange, bis sie mit ihrem eigenen "LSI-Simulator" (4) [5] arbeiten konnten.

Vielleicht nahm Franz Rößler (1) uns auch nicht ernst. Im September 1979 bekamen wir Fotos eines geeigneten Übungs-IC, des Tastatur- und Anzeigedecoders Intel 8279 sowie dessen Entwurfsregeln. Aufgefundene Folien [1] erinnern daran. Wir übersetzten die Schaltung aus dem Layout zurück (Gerd Heinz und Uli Dietrich). Auf der Rückseite notierte ich: "Rückübersetzung 1979/1980, 4500 Transistoren, 14-tägige Heimarbeit 23.Okt bis 2.Nov.1979 (allein zu Haus mit einjähriger Tochter)". Im ersten Schritt entstand ein Transistorplan. Der IC war in nSGT realisiert (nSGT: n-Enhancement und n-Depletion Transistoren, im Westen auch als NMOS-ED-Technologie bezeichnet). Daraus konnten wir die Logikpläne für SIMPER (2) [2] machen.

Was wir dabei lernten, war wertvoll. Wir bekamen eine Vorstellung vom Layoutentwurf, von nSGT-Schaltungstechnik und von Transistormodellierung. Wir merkten, daß Intel seine Schaltkreise mit gravierender Manpower macht - über die wir nicht annähernd verfügten (meine damalige Schätzung zum 8279 lag bei 50 Mannjahren) wir entdeckten Mead/Conway (3) [3] und wir fanden endgültig heraus, daß sich klassische Logiksimulatoren, wie SIMPER, nicht gut eignen, um Open-Drain Bus-Verbindungen als Wired-OR Gatter zu simulieren, siehe [2].

Bild 2: Übersichtsfoto für die Rückübersetzung des Übungsschaltkreises (seitenverkehrt), n-Channel Silicon Gate Technology (nSGT), im Westen als NMOS bezeichnet. Jede rote Nummer gehörte zu einem Detailfoto im Format A3. Das Layout war im Funkwerk Erfurt fotografiert worden.

Im Gegensatz zur BRD unterschied man in der DDR zwischen MOS (Metal Oxid Silicon) und SGT (Silicon Gate Technology), MOS gab es nur zu Anfang als PMOS, danach gab es ausschließlich selbstjustierende Silizium Gates - nSGT. Schon der Intel 4004 Prozessor hatte 1971 selbstjustierende Polysil-Gates (pSGT).

Bild 3: Eines der 70 Detailfotos des Übungs-IC im Format A3. Man erkennt die blinde Durchnummerierung der Leitbahnen mit den darunter liegenden blind nummerierten Transistoren. Ab und an ist der vermutliche Verlauf von Polyleitungen unter dem Alu blau nachgezeichnet. Um Platz zu sparen, wurden die Transistoren (Logikgatter) in genialer Weise manuell unter die Leitbahnen "gequetscht". Man sprach vom Gummizellen-Design. Es brauchte extrem viel Zeit.

Kollege Uli Diedrich erstellte den folgenden Logikplan aus meinen rückübersetzten Transistorplänen der Seiten. Er arbeitete ein halbes Jahr daran. Meine Transistorpläne der Detailfotos waren sein Input. Kein einziger Fehler war erlaubt. Eine Knochenarbeit, ein fast unmenschlicher Job. Uli kündigte nach dieser Arbeit und wurde Leiter eines Jugendklubs in Mecklenburg. Besondere Probleme bereiteten die Wired-Or-Verbindungen, SIMPER kannte nur kompakte Gatter als Bauelemente. So hatte man die Wahl, den Schaltplan Layout-konform zu gestalten, oder SIMPER-gerecht. Erst der LSI-Simulator (4) aus dem FWE [5] beendete die zwingende Schaltungs-Umformung in Logikgatter.

Bild 4: Rückübersetzter Logik-Schaltplan des Übungsschaltkreises.

Ich schrieb später einen Aufsatz, um auf das Entwurfsproblem und auf den effizienteren Entwurfsstil (3) aufmerksam zu machen. Herkömmliches Gummizellen-Chip-Design brauchte um die 50 Mannjahre, SCHEME-79 brauchte höchstens ein halbes für eine vergleichbare Aufgabe. Die Zeit des manuellen Layouts ging mit Mead/Conway vorbei. Neue Ideen waren gefragt. Die Zeit der CMOS-Standardzellen und der Building Blocks kam näher.

Unser Übungsschaltkreis wurde nicht ins Layout gebracht. FWE hatte neue Prioritäten, das INT sowieso. Dennoch war es eine nützliche Kooperation. Wir lernten die wichtigen Leute in Erfurt kennen und bekamen eine Vorstellung davon, wie man Schaltkreise entwickelt.



Anmerkungen




Quellen

[1] FWE; Heinz, G.: nSGT - Entwurfsregeln Intel 8279. Vortragsfolien von 1979/80. (PDF)

[2] Heinz, G.: SIMPER-Katalog MOS-ED-Schaltungen (nSGT/NMOS) (PDF)

[3] Mead, C., Conway, L.: Introduction to VLSI-Systems. (download) (lokale Kopie)

[4] Berliner Meinungen zum 32-bit-Mikroprozessor. Berliner Zeitung vom 18.8.1989, Seite 2 (PDF)

[5] Rößler, F.; Fischer, P.; Möschwitzer, A.; Hecker, W.: LSISIMULATOR - ein leistungsfähiges Programm zu Funktionsverifikation hoch- und höchstintegrierter Schaltkreise. nte 34 (1984) H.6 213-214 sowie
Hecker, W.; Rößler, F.; Möschwitzer, A.: LSINET - ein neues Logik- und Timungsimulationsprogramm für LSI- und VLSI-Schaltkreise. Manuskript vom 6.5.1983, abgedruckt in nte 34 (1984) H.6 214-218.
(PDF)




Mit der Bitte um Mithilfe

Wer weiß mehr? Wer hat noch Materialien, Aufzeichnungen, Tagebücher?

Mailto info@gheinz.de